廣東可易亞半導體科技有限公司

                            國家高新企業

                            cn en

                            新聞中心

                            電動車控制器MOS管擊穿主要原因有三種及解決方案-KIA MOS管

                            信息來源:本站 日期:2018-10-04 

                            分享到:

                            MOS在控制器電路中的工作狀態

                            開通過程、導通狀態、關斷過程、截止狀態、擊穿狀態。  

                            MOS主要損耗包括開關損耗(開通過程和關斷過程),導通損耗,截止損耗(漏電流引起的,這個忽略不計),還有雪崩能量損耗。只要把這些損耗控制在MOS承受規格之內,MOS即會正常工作,超出承受范圍,即發生損壞。

                            而開關損耗往往大于導通狀態損耗,尤其是PWM沒完全打開,處于脈寬調制狀態時(對應電動車的起步加速狀態),而最高急速狀態往往是導通損耗為主。


                            MOS損壞主要原因

                            過流,大電流引起的高溫損壞(分持續大電流和瞬間超大電流脈沖導致結溫超過承受值);過壓,源漏級大于擊穿電壓而擊穿;柵極擊穿,一般由于柵極電壓受外界或驅動電路損壞超過允許最高電壓(柵極電壓一般需低于20v安全)以及靜電損壞。


                            MOSFET的擊穿有哪幾種

                            Source、Drain、Gate

                            場效應管的三極:源級S 漏級D 柵級G

                            (這里不講柵極GOX擊穿了啊,只針對漏極電壓擊穿)

                            先講測試條件,都是源柵襯底都是接地,然后掃描漏極電壓,直至Drain端電流達到1uA。所以從器件結構上看,它的漏電通道有三條:Drain到source、Drain到Bulk、Drain到Gate。


                            1) Drain->Source穿通擊穿

                            這個主要是Drain加反偏電壓后,使得Drain/Bulk的PN結耗盡區延展,當耗盡區碰到Source的時候,那源漏之間就不需要開啟就形成了通路,所以叫做穿通(punch through)。那如何防止穿通呢?這就要回到二極管反偏特性了,耗盡區寬度除了與電壓有關,還與兩邊的摻雜濃度有關,濃度越高可以抑制耗盡區寬度延展,所以flow里面有個防穿通注入(APT: Anti Punch Through),記住它要打和well同type的specis。當然實際遇到WAT的BV跑了而且確定是從Source端走了,可能還要看是否PolyCD或者Spacer寬度,或者LDD_IMP問題了,那如何排除呢?這就要看你是否NMOS和PMOS都跑了?POLY CD可以通過Poly相關的WAT來驗證。對吧?


                            對于穿通擊穿,有以下一些特征:

                            (1)穿通擊穿的擊穿點軟,擊穿過程中,電流有逐步增大的特征,這是因為耗盡層擴展較寬,產生電流較大。另一方面,耗盡層展寬大容易發生DIBL效應,使源襯底結正偏出現電流逐步增大的特征。

                            (2)穿通擊穿的軟擊穿點發生在源漏的耗盡層相接時,此時源端的載流子注入到耗盡層中,

                            被耗盡層中的電場加速達到漏端,因此,穿通擊穿的電流也有急劇增大點,這個電流的急劇增大和雪崩擊穿時電流急劇增大不同,這時的電流相當于源襯底PN結正向導通時的電流,而雪崩擊穿時的電流主要為PN結反向擊穿時的雪崩電流,如不作限流,雪崩擊穿的電流要大。

                            (3)穿通擊穿一般不會出現破壞性擊穿。因為穿通擊穿場強沒有達到雪崩擊穿的場強,不會產生大量電子空穴對。

                            (4)穿通擊穿一般發生在溝道體內,溝道表面不容易發生穿通,這主要是由于溝道注入使表面濃度比濃度大造成,所以,對NMOS管一般都有防穿通注入。

                            (5)一般的,鳥嘴邊緣的濃度比溝道中間濃度大,所以穿通擊穿一般發生在溝道中間。

                            (6)多晶柵長度對穿通擊穿是有影響的,隨著柵長度增加,擊穿增大。而對雪崩擊穿,嚴格來說也有影響,但是沒有那么顯著。


                            2) Drain->Bulk雪崩擊穿

                            這就單純是PN結雪崩擊穿了(Avalanche Breakdown),主要是漏極反偏電壓下使得PN結耗盡區展寬,則反偏電場加在了PN結反偏上面,使得電子加速撞擊晶格產生新的電子空穴對(Electron-Hole pair),然后電子繼續撞擊,如此雪崩倍增下去導致擊穿,所以這種擊穿的電流幾乎快速增大,I-V curve幾乎垂直上去,很容燒毀的。(這點和源漏穿通擊穿不一樣)

                            那如何改善這個junction BV呢?所以主要還是從PN結本身特性講起,肯定要降低耗盡區電場,防止碰撞產生電子空穴對,降低電壓肯定不行,那就只能增加耗盡區寬度了,所以要改變doping profile了,這就是為什么突變結(Abrupt junction)的擊穿電壓比緩變結(Graded Junction)的低。這就是學以致用,別人云亦云啊。

                            當然除了doping profile,還有就是doping濃度,濃度越大,耗盡區寬度越窄,所以電場強度越強,那肯定就降低擊穿電壓了。而且還有個規律是擊穿電壓通常是由低濃度的那邊濃度影響更大,因為那邊的耗盡區寬度大。公式是BV=K*(1/Na+1/Nb),從公式里也可以看出Na和Nb濃度如果差10倍,幾乎其中一個就可以忽略了。

                            那實際的process如果發現BV變小,并且確認是從junction走的,那好好查查你的Source/Drain implant了


                            3) Drain->Gate擊穿

                            這個主要是Drain和Gate之間的Overlap導致的柵極氧化層擊穿,這個有點類似GOX擊穿了,當然它更像Poly finger的GOX擊穿了,所以他可能更care poly profile以及sidewall damage了。當然這個Overlap還有個問題就是GIDL,這個也會貢獻Leakage使得BV降低。

                            上面講的就是MOSFET的擊穿的三個通道,通常BV的case以前兩種居多。

                            上面講的都是Off-state下的擊穿,也就是Gate為0V的時候,但是有的時候Gate開啟下Drain加電壓過高也會導致擊穿的,我們稱之為On-state擊穿。這種情況尤其喜歡發生在Gate較低電壓時,或者管子剛剛開啟時,而且幾乎都是NMOS。所以我們通常WAT也會測試BVON,

                            不要以為很奇怪,但是測試condition一定要注意,Gate不是隨便加電壓的哦,必須是Vt附近的電壓。(本文開始我貼的那張圖,Vg越低時on-state擊穿越低)

                            有可能是Snap-back導致的,只是測試機臺limitation無法測試出標準的snap-back曲線。另外也有可能是開啟瞬間電流密度太大,導致大量電子在PN結附近被耗盡區電場加速撞擊。


                            聯系方式:鄒先生

                            聯系電話:0755-83888366-8022

                            手機:18123972950

                            QQ:2880195519

                            聯系地址:深圳市福田區車公廟天安數碼城天吉大廈CD座5C1


                            請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

                            請“關注”官方微信公眾號:提供  MOS管  技術幫助