廣東可易亞半導體科技有限公司

                            國家高新企業

                            cn en

                            新聞中心

                            集成電路中的單片電阻器

                            信息來源:本站 日期:2017-05-05 

                            分享到:

                            MOS管為三端器件,適當連接這三個端,MOS管就變成兩真個有源電阻。實際上所節省的面積遠不止此,由于多晶硅條的電阻率很難達到100

                            Ω/□。這樣可以使W/L接近于1且使用較小的直流電流。顯然這是不可能的。 1多晶硅電阻


                            在集成電路的設計中,電阻器不是主要的器件,卻是必不可少的。


                            3電容電阻

                            為了盡可能強調線性區并抵消體效應,電阻往往以差動方式成對泛起,圖3(b)所示的一

                            對差動結構的交流電阻。一個平均的平板電阻可以表示為:

                            目前,在設計中使用的主要有3種電阻器:多晶硅、MOS管以及電容電阻。這種電阻器主要原理是利用晶體管在一定偏置下的等效電阻。對于n溝道器件,應該盡可能地把源極接到最負的電源電壓上,這樣可以消除襯底的影響。留意,加到電阻器左邊的是差動信號(V1);右邊則處于相同電位。假設單位面積的電容為0.2

                            pF/mil2,則面積為50 mil2。在設計中,要根據需要靈活運用這3種電阻,使芯片的設計達到最優。這時通過控制柵源之間的電壓值就可以得到ΔV為1

                            V的線性交流電阻。但是在實際中,因為信號擺動的幅度很小,所以實際上這種電阻可以很好地工作。


                            式中:ρ為電阻率;t為薄板厚度;R□=(ρ/t)為薄層電阻率,單位為Ω/□;L/W為長寬比??梢圆捎眉夁B的方法克服這一題目即將每一級的G,D與上一級的S相連。其阻值取決于時鐘頻率和電容值。而在集成電路設計中這是十分重要的,固然增加了2個MOS管,但與所減少的面積比擬是可忽略的。此時,VGS=VDS,如圖(a),(b)所示。這時可以利用MOS管的開關特性來實現,圖中所示。實驗證實,在VDS<0.5(VGS-V

                            T)時,近似情況是十分良好的。同樣p溝道器件源極應該接到最正的電源電壓上。

                            固然可以改進電阻率的線性,但是犧牲了面積增加了復雜度。


                            可以看出,假如VDS<(VGS-VT),則ID與VDS之間關系為直線性(假定VGS與VDS無關,由此產生一個等效電阻R=KL/W,K=1/[μ0C0X(VGS-VT)],μ0為載流子的表面遷移率,C0X為柵溝電容密度;K值通常在1

                            000~3 00 0Ω/□。其中V1和V2為兩個獨立的直流電壓源,其按照足夠高的速率采樣,在周期內的變化可忽略不計。


                            這種方法可以在面積很小的硅片上得到很大的電阻。


                            集成電路中的單片電阻器間隔理想電阻都比較遠,在尺度的MOS管工藝中,最理想的無源電阻器是多晶硅條??梢源娑嗑Ч杌驍U散電阻,以提供直流電壓降,或在小范圍內呈線性的小信號交流電阻。經驗表明,假如時鐘頻率足夠高,開關和電容的組合就可以當作電阻來使用。一個MOS器件就是一個模擬電阻,與等價的多晶硅或跨三電阻比擬,其尺寸要小得多。多晶硅電阻則是最簡樸的??梢钥闯?,電容電阻比多晶硅電阻的面積少了良多。在大多數的情況下,獲得小信號電阻所需要的面積比直線性重要得多。不輕易計算正確值。對于電容電阻器,因為其電阻值與電容大小成反比,因此有效的RC時間常數就與電容之比成正比,從而可以用電容和開關電容電阻正確的實現電路中要求的時間常數;而使用有源器件的電阻,可以使電阻尺寸最小。在特定的前提下,按照采樣系統理論,可以近似為圖所示的電阻。假如用多晶硅,取最大可能值100

                            Ω,并取其最小寬度,那么需要900 mil2。


                            其中,fc=1/T是信號Φ1和Φ2的頻率。當然在開關電容電阻中除了電容面積外還需要兩個面積極小的MOS管做開關。根據式(3)可知電容為10 pF。


                            在設計中有時要用到交流電阻,這時其直流電流應為零。例如,設電容器為多晶硅多晶硅型,時鐘頻率100 kHz,要求實現1 MΩ的電阻,求其面積。


                            2MOS管電阻


                            CMOS集成電路設計中電阻設計方法的研究


                            不管多晶硅仍是擴散層,他們的電阻的變化范圍都很大,與注入材料中的雜質濃度有關。假如設計不當,會對整個電路有很大的影響,并且會使芯片的面積很大,從而增加本錢。通過計算可得:

                            交流電阻還可以采用開關和電容器來實現。因為上述原因,在集成電路中常常使用有源電阻器。這一曲線對n溝道、p溝道增強型器件都合用。

                            MOS開關的特性近似為直線,沒有直流失調。實際上,MOS工藝在這方面提供了不少利便。當然也可以用擴散條來做薄層電阻,但是因為工藝的不不亂性,通常很輕易受溫度和電壓的影響,很難精確控制其絕對數值。根據公式

                            簡樸地把n溝道或p溝道增強性MOS管的柵極接到漏極上就得到了類似MOS晶體管的有源電阻。


                            用有源電阻得到大的直流電壓需要大的電流,或者遠小于1的W/L比值。在設計中要靈活運用這三種不同的方式。寄生效果也十分顯著。當然,利用電容實現電阻還有其他的方法,在此不再贅述。



                            一種電阻模擬方法,稱為“并聯開關電容結構”。本文集中討論了怎樣在物理層上實現電阻。


                            圖(a)的MOS晶體管偏置在線性區工作,圖2所示為有源電阻跨導曲線ID-VG S的大信號特性。


                            其中:K′=μ0C0X。使用開關和電容模擬電阻,可以減輕漏極電流受漏—源電壓的影響??梢钥闯?,電阻為非線性的。因為常用的薄層電阻很小,通常多晶硅最大的電阻率為100Ω/□,而設計規則又確定了多晶硅條寬度的最小值,因此高值的電阻需要很大的尺寸,因為芯片面積的限制,實際上是很難實現的。圖1所示的有源電阻不能知足此前提,由于這時要求其阻值為無限大。這些電阻器可以與其他的元器件一起使用。



                            聯系方式:鄒先生

                            手機:18123972950

                            QQ:2880195519

                            聯系地址:深圳市福田區車公廟天安數碼城天吉大廈CD座5C1


                            關注KIA半導體工程專輯請搜微信號:“KIA半導體”或點擊本文下方圖片掃一掃進入官方微信“關注”

                            長按二維碼識別關注